英特爾演示116 GbpsPAM4收發器測試芯片

  ICC訊（編譯：Aiur） 根據英特爾近期的一篇博客，文章作者Steven Leibson介紹了英特爾公司的一款采用PAM4調制，以116 Gbps高速運行的長距離收發器測試芯片。這款收發器測試芯片搭載了英特爾10 nm制程技術，兼容CEI-112G-LR-PAM4規范定義的最高速率。測試芯片的116 Gbps運行速率展現了高速收發器設計對當前100/200/400 GbE標準增加容限(margin)的作用，可以支持最新協議和前向糾錯(FEC)標準。

  該測試芯片試驗已經上傳到Youtube視頻，視頻里介紹這款收發器芯片的發射機通過片上互聯和外部布線，將116 Gbps PRBS31碼數據傳輸到同個芯片上的接收機，芯片上從BGA球到BGA球之間的總體插損大于35dB。在測試中，在116 Gbps速率運行時，收發器芯片的性能也超過CEI-112G-LR-PAM4規范的誤碼(BER)要求將近三個數量級。下圖是使用示波器（Keysight采樣示波器N1000A + N1060A）測量收發器芯片發射機在116 Gbps工作速率時的嵌入式PAM4眼圖。

收發器芯片的發射機以116 Gbps速率運行時的I/O嵌入測量PAM4眼圖

  用于這款芯片的高速、長距離，基于數字ADC和DAC的收發器架構，以及經過加固的100/200/400 GbE協議棧，將被整合到英特爾®Agilex?I系列FPGA產品組合中，該系列FPGA已針對高容量進行了優化，針對云、企業和邊緣應用等高速、帶寬密集型網絡。

  以下為116 Gbps PAM4收發器I/O 芯片演示視頻鏈接

  英特爾博客

  https://blogs.intel.com/psg/new-video-demonstrates-116-gbps-pam4-transceiver-test-chip-for-intel-agilex-i-series-fpgas/

  是德科技公眾號

  https://mp.weixin.qq.com/s/OAhIAxU9qXz7tuQ2gO5a4w