臺積電慕尼黑設歐洲設計中心 加速汽車與AI芯片創新

  ICC訊  在荷蘭阿姆斯特丹舉行的2025歐洲技術研討會上，臺積電宣布將在德國慕尼黑建立歐洲設計中心，預計于2025年第三季度投入運營。這是臺積電繼臺灣、美國、加拿大、中國大陸和日本之后設立的第十個設計中心。

  臺積電表示，選擇慕尼黑而非德累斯頓（其N16和N28制程晶圓廠所在地）的主要原因是慕尼黑更靠近歐洲客戶。該設計中心將專注于汽車、工業應用、人工智能、電信和物聯網等新興領域的優化芯片設計，同時培育歐盟在汽車和非易失性存儲器方面的專業能力，重點推進RRAM和MRAM技術創新，助力行業超越eFlash技術。

  在技術路線圖方面，臺積電更新了A14、A16、N2、N3等制程及3D硅堆疊和先進封裝技術的最新進展。N2制程預計2025年下半年量產，256Mb SRAM平均良率已超90%，其第二年流片數量是N5同期的四倍。N2P制程相比N2在相同功耗下速度提升18%，相同速度下功耗降低36%，計劃2026年下半年量產。

  關于3納米制程，臺積電表示N3將成為高產長效節點，截至2025年4月已完成70多次流片。N3P按計劃于2024年第四季度進入量產階段，其衍生產品包括面向客戶端CPU的N3X、提升性價比的N3C以及用于ADAS和自動駕駛技術的N3A。N3A目前正在進行最終缺陷改進，預計2025年通過AEC-Q100 Grade 1認證。

  值得注意的是，臺積電指出盡管整體汽車市場疲軟，但自動駕駛領域正在加速采用N4/N3和N6RF等先進邏輯制程。此外，機器人技術將成為繼AI之后的下一個前沿領域，推動對更先進硅芯片的需求。

  為應對這些高端應用，臺積電還介紹了其在2024年12月舊金山IEDM會議上提出的互補場效應晶體管(CFET)設計。通過垂直堆疊nFET和pFET，CFET實現了近兩倍的密度提升，其48納米柵極間距的CFET反相器創下世界最小紀錄。

  本文作者Nitin Dahad是《EE Times》總編輯，擁有電子工程背景，兼具工程師、記者和企業家多重身份，曾參與多家半導體公司創業及政府科技推廣工作。